Ji bo veguherîna bi sedan pêvajoyên pêdivî yewafernav nîvconductor. Yek ji pêvajoyên herî girîng eetching- ango xêzkirina qalibên çerxa xweşik li serwafer. Serkeftina yaetchingpêvajo bi rêvebirina guhêrbarên cihêreng di nav rêzek dabeşkirinê de ve girêdayî ye, û pêdivî ye ku her amûrek etching were amadekirin ku di bin şert û mercên çêtirîn de bixebite. Endezyarên me yên pêvajoya etching teknolojiya hilberîna hêja bikar tînin da ku vê pêvajoya berfireh temam bikin.
Navenda Nûçeyan a SK Hynix bi endamên tîmên teknîkî yên Icheon DRAM Front Etch, Middle Etch, û End Etch re hevpeyivîn kir ku di derheqê xebata wan de bêtir fêr bibin.
Etch: Rêwîtiyek ber bi Pêşveçûna Berhemdariyê
Di hilberîna nîvconductor de, etching behsa nexşeyên xêzkirina li ser fîlimên zirav dike. Nimûne bi karanîna plazmayê têne rijandin da ku nexşeya paşîn a her gavê pêvajoyê pêk bînin. Armanca wê ya sereke ew e ku bi rengek bêkêmasî nimûneyên rastîn li gorî xêzkirinê pêşkêş bike û di bin her şert û mercî de encamên yekgirtî biparêze.
Ger pirsgirêk di pêvajoya depokirin an fotolîtografî de çêbibin, ew dikarin bi teknolojiya etching bijartî (Etch) ve werin çareser kirin. Lêbelê, heke di pêvajoya etching de tiştek xelet derkeve, rewş nikare vegere. Ji ber ku heman materyal li qada gravurkirî nayê dagirtin. Ji ber vê yekê, di pêvajoya çêkirina nîvconductor de, etching ji bo destnîşankirina berberiya giştî û kalîteya hilberê pir girîng e.
Pêvajoya etching heşt gavan pêk tîne: ISO, BG, BLC, GBL, SNC, M0, SN û MLM.
Pêşîn, qonaxa ISO (Îsolasyon) (Etch) silicon (Si) li ser waferê vedihewîne da ku qada şaneya çalak biafirîne. Qonaxa BG (Buried Gate) xeta navnîşana rêzê (Rêza Peyv) 1 û dergehek ji bo çêkirina kanalek elektronîkî pêk tîne. Dûv re, qonaxa BLC (Têkiliya Bit Line) pêwendiya di navbera ISO û rêzika navnîşana stûnê (Xeta Bit) 2 de li qada hucreyê diafirîne. Qonaxa GBL (Peri Gate+Cell Bit Line) dê di heman demê de xeta navnîşana stûna hucreyê û dergehê li derdor 3 biafirîne.
Qonaxa SNC (Peymana Storage Node) berdewam dike ku girêdana di navbera qada çalak û girêka hilanînê 4 de çêbike. Dûv re, qonaxa M0 (Metal0) xalên girêdana S/D (Nêla Hilanînê) 5 û xalên girêdanê pêk tîne. di navbera rêza navnîşana stûnê û girêka hilanînê de. Qonaxa SN (Storage Node) kapasîteya yekîneyê piştrast dike, û qonaxa paşîn MLM (Multi Layer Metal) dabînkirina hêza derveyî û têlkirina hundurîn diafirîne, û tevahiya pêvajoya endezyariya etching (Etch) qediya.
Ji ber ku teknîsyenên etching (Etch) bi giranî ji şêwazkirina nîvconductoran berpirsiyar in, beşa DRAM li sê tîm tê dabeş kirin: Eniya Etch (ISO, BG, BLC); Etch Navîn (GBL, SNC, M0); End Etch (SN, MLM). Ev tîm jî li gorî mewziyên çêkirinê û mewziyên amûran têne dabeş kirin.
Helwestên hilberînê ji rêvebirin û başkirina pêvajoyên hilberîna yekîneyê berpirsiyar in. Helwestên hilberînê di baştirkirina berber û qalîteya hilberê de bi navgîniya kontrolkirina guhezbar û tedbîrên din ên xweşbîniya hilberînê de rolek pir girîng dileyzin.
Helwestên alavan berpirsiyar in ji bo rêvebirin û xurtkirina alavên hilberînê da ku ji pirsgirêkên ku di dema pêvajoya eftkirinê de çêbibin dûr nekevin. Berpirsiyariya bingehîn a pozîsyonên alavan peydakirina performansa çêtirîn a alavên ye.
Her çend berpirsiyarî diyar in, hemî tîm berbi armancek hevbeş dixebitin - ango rêvebirin û baştirkirina pêvajoyên hilberînê û alavên têkildar ji bo baştirkirina hilberînê. Ji bo vê armancê, her tîm bi rengek çalak destkeftiyên xwe û qadên ji bo çêtirbûnê parve dike, û ji bo baştirkirina performansa karsaziyê hevkariyê dike.
Meriv çawa bi kêşeyên teknolojiya piçûkkirinê re mijûl dibe
SK Hynix di Tîrmeha 2021-an de dest bi hilberîna girseyî ya hilberên 8Gb LPDDR4 DRAM ji bo pêvajoya pola 10nm (1a) kir.
Nimûneyên çerxa bîra nîvconductor ketine heyama 10nm, û piştî çêtirkirinan, yek DRAM dikare nêzîkî 10,000 hucreyan bicîh bike. Ji ber vê yekê, tewra di pêvajoya etching de, marjîna pêvajoyê têrê nake.
Ger qulika çêkirî (Hole) 6 pir piçûk be, dibe ku ew "nevekirî" xuya bibe û beşa jêrîn a çîpê asteng bike. Wekî din, heke qulika çêkirî pir mezin be, dibe ku "pirek" çêbibe. Dema ku valahiya di navbera du kun de têrê nake, "pirek" çêdibe, ku di gavên paşîn de dibe sedema pirsgirêkên pevgirêdana hevdu. Her ku nîvconductor her ku diçe paqij dibin, rêza nirxên mezinahiya qulikê hêdî hêdî kêm dibe, û ev xetere dê hêdî hêdî ji holê rabin.
Ji bo çareserkirina pirsgirêkên jorîn, pisporên teknolojiya etching berdewam dikin ku pêvajoyê baştir bikin, di nav de guheztina reçeteya pêvajoyê û algorîtmaya APC7, û danasîna teknolojiyên nû yên etching ên wekî ADCC8 û LSR9.
Her ku hewcedariyên xerîdar cihêrengtir dibin, dijwariyek din derketiye holê - meyla hilberîna pir-hilberan. Ji bo bicîhanîna hewcedariyên xerîdar ên weha, pêdivî ye ku şert û mercên pêvajoyê yên xweşbîn ji bo her hilberek ji hev cuda bêne danîn. Ev ji bo endezyaran dijwariyek pir taybetî ye ji ber ku ew hewce ne ku teknolojiya hilberîna girseyî hem hewcedariyên şert û mercên sazkirî û hem jî şertên cihêreng bicîh bînin.
Ji bo vê armancê, endezyarên Etch teknolojiya "APC offset"10 destnîşan kirin ku ji bo birêvebirina derûvên cihêreng ên li ser bingeha hilberên bingehîn (Berhemên Core), û "pergala T-index" saz kirin û bikar anîn da ku bi berfirehî hilberên cihêreng birêve bibin. Bi van hewildanan re, pergal bi domdarî hate pêşve xistin da ku hewcedariyên hilberîna pir-hilberan peyda bike.
Dema şandinê: Tîrmeh-16-2024